

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY

As rescanning documents *will not* correct images, please do not report the images to the Image Problem Mailbox.

This Page Blank (uspto)

(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES
PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum
Internationales Büro



(43) Internationales Veröffentlichungsdatum
30. November 2000 (30.11.2000)

PCT

(10) Internationale Veröffentlichungsnummer
WO 00/72378 A1

(51) Internationale Patentklassifikation⁷: H01L 23/13,
23/498, H05K 3/34

(74) Gemeinsamer Vertreter: SIEMENS AKTIENGE-
SELLSCHAFT; Postfach 22 16 34, D-80506 München
(DE).

(21) Internationales Aktenzeichen: PCT/DE00/01497

(81) Bestimmungsstaaten (*national*): CN, JP, KR, SG, US.

(22) Internationales Anmeldedatum:
11. Mai 2000 (11.05.2000)

(84) Bestimmungsstaaten (*regional*): europäisches Patent (AT,
BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC,
NL, PT, SE).

(25) Einreichungssprache: Deutsch

(26) Veröffentlichungssprache: Deutsch

Veröffentlicht:
— Mit internationalem Recherchenbericht.

(30) Angaben zur Priorität:
199 23 247.4 20. Mai 1999 (20.05.1999) DE

Zur Erklärung der Zweibuchstaben-Codes, und der anderen
Abkürzungen wird auf die Erklärungen ("Guidance Notes on
Codes and Abbreviations") am Anfang jeder regulären Ausgabe
der PCT-Gazette verwiesen.


(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von
US): SIEMENS AKTIENGESELLSCHAFT [DE/DE];
Wittelsbacherplatz 2, D-80333 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): VAN PUYM-
BROECK, Jozef [BE/BE]; Korenbloemstraat 17, B-8020
Oostkamp (BE).

(54) Title: SUBSTRATE WITH AT LEAST TWO METALLIZED POLYMER BUMPS FOR SOLDERED CONNECTION TO
WIRING

(54) Bezeichnung: SUBSTRAT MIT MINDESTENS ZWEI METALLISIERTEN POLYMERHÖCKERN FÜR DIE LÖTVER-
BINDUNG MIT EINER VERDRAHTUNG



(57) Abstract: A substrate (S) with at least two metallized polymer bumps (PS), especially a polymer stud grid array, is configured in such a way that the polymer bumps (PS) have at least one step (ST) and at least one elevation (E). The geometry of the solder bumps (PS) ensures that the soldered connections to the wiring (V) are secure and guarantees reproducible layer thickness for the solder (L).

(57) Zusammenfassung: Ein Substrat (S) mit mindestens zwei metallisierten Polymerhöckern (PS), insbesondere ein Polymer Stud Grid Array, wird so ausgebildet, daß die Polymerhöcker (PS) mindestens eine Stufe (ST) und mindestens eine Erhöhung (E) aufweisen. Diese Geometrie der Lötöcker (PS) gewährleistet zuverlässige Lötverbindungen mit einer Verdrahtung (V) und reproduzierbaren Schichtdicken des Lots (L).

WO 00/72378 A1

This Page Blank (uspto)

Beschreibung

Substrat mit mindestens zwei metallisierten Polymerhöckern für die Lötverbindung mit einer Verdrahtung

5

Integrierte Schaltkreise bekommen immer höhere Anschlußzahlen und werden dabei immer weiter miniaturisiert. Die bei dieser zunehmenden Miniaturisierung erwarteten Schwierigkeiten mit Lotpastenauftrag und Bestückung sollen durch neue Gehäuseformen behoben werden, wobei hier insbesondere Single-, Few- oder Multi-Chip-Module im Ball Grid Array Package hervorzuheben sind (DE-Z productronic 5, 1994, Seiten 54, 55). Diese Module basieren auf einem durchkontaktierten Substrat, auf welchem die Chips beispielsweise über Kontaktierdrähte oder mittels Flipchip-Montage kontaktiert sind. An der Unterseite des Substrats befindet sich das Ball Grid Array (BGA), das häufig auch als Solder Grid Array oder Solder Bump Array bezeichnet wird. Das Ball Grid Array umfaßt auf der Unterseite des Substrats flächig angeordnete Lothöcker, die eine Oberflächenmontage auf den Leiterplatten oder Baugruppen ermöglichen. Durch die flächige Anordnung der Lothöcker können hohe Anschlußzahlen in einem groben Raster von beispielsweise 1,27 mm realisiert werden.

25 Bei der sog. MID-Technologie (MID = Moulded Interconnection Developments) werden anstelle konventioneller gedruckter Schaltungen Spritzgießteile mit integrierten Leiterzügen verwendet. Hochwertige Thermoplaste, die sich zum Spritzgießen von dreidimensionalen Substraten eignen, sind die Basis dieser Technologie. Derartige Thermoplaste zeichnen sich gegenüber herkömmlichen Substratmaterialien für gedruckte Schaltungen durch bessere mechanische, chemische, elektrische und umwelttechnische Eigenschaften aus. Bei einer speziellen Richtung MID-Technologie, der sog. SIL-Technik (SIL = Spritzgießteile mit integrierten Leiterzügen), erfolgt die Strukturierung einer auf die Spritzgießteile aufgetragenen Metallschicht unter Verzicht auf die sonst übliche Maskentechnik durch ein spe-

zielles Laserstrukturierungsverfahren. In die dreidimensionalen Spritzgießteile mit strukturierter Metallisierung sind dabei mehrere mechanische und elektrische Funktionen integrierbar. Die Gehäuseträgerfunktionen übernimmt gleichzeitig
5 Führungen und Schnappverbindungen, während die Metallisierungsschicht neben der Verdrahtungs- und Verbindungsfunktion auch als elektromagnetische Abschirmung dient und für eine gute Wärmeabfuhr sorgt. Zur Herstellung von elektrisch leitenden Querverbindungen zwischen zwei Verdrahtungsanlagen auf
10 einander gegenüberliegenden Oberflächen der Spritzgußteile werden bereits beim Spritzgießen entsprechende Durchkontaktierungslöcher erzeugt. Die Innenwandungen dieser Durchkontaktierungslöcher werden dann beim Metallisieren der Spritzgießteile ebenfalls mit einer Metallschicht überzogen. Weitere
15 Einzelheiten zur Herstellung von dreidimensionalen Spritzgießteilen mit integrierten Leiterzügen gehen beispielsweise aus der DE-A-37 32 249 oder der EP-A-0 361 192 hervor.

Aus der WO-A-89/00346 ist ein Single-Chip-Modul bekannt, bei
20 welchem das spritzgegossene, dreidimensionale Substrat aus einem elektrisch isolierenden Polymer auf der Unterseite des Substrats beim Spritzgießen mitgeformte Höcker trägt, die gegebenenfalls auch flächig angeordnet sein können. Auf der Oberseite dieses Substrats ist ein IC-Chip angeordnet, dessen
25 Anschlüsse über feine Bonddrähte mit auf der Oberseite des Substrats ausgebildeten Leiterbahnen verbunden sind. Diese Leiterbahnen sind ihrerseits über Durchkontaktierungen mit zugeordneten, auf den Höckern gebildeten Außenanschlüssen verbunden.

30

Aus der WO-A-96 096 46 ist ein sog. Polymer Stud Grid Array (PSGA) bekannt, welches die Vorteile eines Ball Grid Arrays (BGA) mit den Vorteilen der MID-Technologie vereinigt. Die Bezeichnung der neuen Bauform als Polymer Stud Grid Array
35 (PSGA) erfolgte dabei in Anlehnung an das Ball Grid Array (BGA), wobei der Begriff "Polymer Stud" auf beim Spritzgießen des Substrats mitgeformte Polymerhöcker hinweisen soll. Die

neue für Single-, Few- oder Multi-Chip-Module geeignete Bauform umfaßt

- ein spritzgegossene, dreidimensionales Substrat aus einem elektrisch isolierenden Polymer,
- 5 - auf der Unterseite des Substrats flächig angeordnete und beim Spritzgießen mitgeformte Polymerhöcker,
- auf den Polymerhöckern durch eine lösbare Endoberfläche gebildete Außenanschlüsse,
- zumindest auf der Unterseite des Substrats ausgebildete
- 10 Leiterzüge, die die Außenanschlüsse mit Innenanschlüssen verbinden, und
- mindestens einen auf dem Substrat angeordneten Chip, dessen Anschlüsse mit den Innenanschlüssen elektrisch leitend verbunden sind.

15

Neben der einfachen und kostengünstigen Herstellung der Polymerhöcker beim Spritzgießen des Substrats kann auch die Herstellung der Außenanschlüsse auf den Polymerhöckern mit minimalem Aufwand zusammen mit der bei der MID-Technologie bzw.

20 der SIL-Technik üblichen Herstellung der Leiterzüge vorgenommen werden. Durch die bei der SIL-Technik bevorzugte Laserfeinstrukturierung können die Außenanschlüsse auf den Polymerhöckern mit hohen Anschlußzahlen in einem feinen Raster realisiert werden.

25

Hervorzuheben ist ferner, daß die Temperatúrausdehnung der Polymerhöcker den Temperatúrausdehnungen des Substrats und der das Modul aufnehmenden Verdrahtung entspricht. Hierdurch wird auch bei häufigen Temperaturschwankungen eine hohe Zu-

30 verlässigkeit der Lötverbindung erreicht.

Aus der US-A-5 477 087 ist es auch bekannt, die elastischen Eigenschaften und das Temperaturverhalten von Polymerhöckern bei der Kontaktierung von elektronischen Komponenten wie z.

35 B. Halbleitern auszunutzen. Hierzu wird auf die Aluminium-Elektroden der elektronischen Komponenten zunächst jeweils eine Barriere-Metallschicht aufgebracht, worauf auf diesen

Metallschichten Polymerhöcker ausgebildet werden. Die fertig ausgebildeten Polymerhöcker werden dann mit einer Schicht eines Metalls überzogen, das einen niedrigen Schmelzpunkt besitzt.

5

Werden Polymer Stud Grid Arrays oder andere Komponenten mit metallisierten Polymerhöckern mit Verdrahtungen wie z. B. Leiterplatten durch Reflowlöten verbunden, so besteht die Gefahr, daß das aufgeschmolzene Lot entlang der Metallisierung der Polymerhöcker nach oben gezogen wird. Dieses bei etwa 75% der Polymerhöcker auftretende Phänomen führt dann aber seinerseits zu nicht reproduzierbaren Lotschichtdicken unter den Polymerhöckern und gegebenenfalls zu Kurzschlüssen mit benachbarten Leiterbahnen.

15

Der im Anspruch 1 angegebenen Erfindung liegt das Problem zugrunde, bei einem Substrat mit Polymerhöckern für die Lötverbindung mit einer Verdrahtung reproduzierbare Lotschichtdicken unter den Polymerhöckern zu gewährleisten.

20

Der Erfindung liegt die Erkenntnis zugrunde, daß durch eine Geometrie des Polymerhöckers mit mindestens einer Erhöhung die hierdurch gebildete Stufe oder die hierdurch gebildeten Stufen ein Hochziehen des geschmolzenen Lotes verhindern. Damit ergeben sich reproduzierbare Lotschichtdicken unter den Polymerhöckern, die ihrerseits eine hohe Zuverlässigkeit der Lötverbindungen gewährleisten. Eine Gefahr von Kurzschlüssen durch hochgezogenes Lot kann ebenfalls ausgeschlossen werden.

30

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Die Ausgestaltung nach Anspruch 2 ist insbesondere für die Herstellung von Substraten mit integralen Polymerhöckern durch Spritzgießen geeignet. Dabei haben die im Anspruch 3 angegebenen Abmessungen für die zylinderförmigen Erhöhungen

35

5

bei Polymer Stud Grid Arrays zu besonders zuverlässigen Lötverbindungen geführt.

Die in den Ansprüchen 4, 5 und 6 angegebenen Varianten für die Geometrie der Polymerhöcker verhindern durch die Stufen ebenfalls ein Hochziehen des Lotes. Damit ergibt sich die Möglichkeit, die Geometrie der Polymerhöcker auf besondere Anwendungsformen abzustimmen.

10 Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben.

Es zeigen

15 Figur 1 einen abgebrochen dargestellten Schnitt durch ein Substrat mit integral angeformten, abgestuften Polymerhöckern,

20 Figur 2 einen Polymerhöcker des Substrats gemäß Figur 1 mit der darauf aufgetragenen Metallisierung und mit einem vom Polymerhöcker wegführenden Leiterzug,

Figur 3 die Lötverbindung des in Figur 2 dargestellten Polymerhöckers mit einer Verdrahtung,

25 Figur 4 eine erste Variante mit einem zweifach abgestuften Polymerhöcker,

30 Figur 5 eine zweite Variante für die Polymerhöcker mit mehreren auf einer Stufe angeordneten Erhöhungen und

Figur 6 eine dritte Variante für die Polymerhöcker mit einer ringförmigen Erhöhung.

35 Figur 1 zeigt einen Schnitt durch ein Substrat S, auf dessen Unterseite U zur Bildung eines Polymer Stud Grid Arrays beim Spritzgießen des Substrats mitgeformte Polymerhöcker PS bzw.

Polymer Studs angeordnet sind. Es ist erkennbar, daß die leicht konisch ausgebildeten Polymerhöcker PS an ihrem unteren Ende jeweils mit zylinderförmigen Erhöhungen E versehen sind. Die Durchmesser der zylinderförmigen Erhöhungen E sind
5 derart bemessen, daß sich jeweils als Übergang zum restlichen Polymerhöcker PS eine ringförmige Stufe ST ergibt. Im dargestellten Ausführungsbeispiel weist ein Polymerhöcker PS in seinem Sockelbereich einen Durchmesser D von 400 μm auf, während die Höhe H als Abstand zwischen der Unterseite U des
10 Substrats S und der Stufe ST 400 μm beträgt. Der Durchmesser d der zylindrischen Erhöhung E beträgt 160 μm , während die Höhe h der zylindrischen Erhöhung E 50 μm beträgt.

Figur 2 zeigt einen Polymerhöcker PS gemäß Figur 1 nach der
15 Laserfeinststrukturierung einer ganzflächig auf das Substrat S aufgetragenen Metallschicht. Es ist zu erkennen, daß der Polymerhöcker PS einschließlich der zylindrischen Erhöhung E mit einer Metallisierung M versehen ist und daß von dem Polymerhöcker PS auf der Unterseite U des Substrats S ein Leiterzug LZ wegführt.
20

Figur 3 zeigt die Lötverbindung des in Figur 2 dargestellten Polymerhöckers PS mit einer Verdrahtung V, die im dargestellten Ausführungsbeispiel als Leiterplatte LP mit auf der Ober-
25 seite angeordneten Anschluß-Pads AP ausgebildet ist. Es ist deutlich zu erkennen, daß das gesamte Lot L beim Reflowlöten im Bereich zwischen der Stufe ST und dem Anschluß-Pad AP verbleibt und nicht wie bei Polymerhöckern ohne Abstufung seitlich bis zu den Leiterzügen LZ hochgezogen wird. Durch die
30 Geometrie der abgestuften Polymerhöcker PS sind somit reproduzierbare Schichtdicken des Lotes L gewährleistet.

Bei der in Figur 4 dargestellten ersten Variante sind die an ein Substrat S1 integral angeformten Polymerhöcker mit PS be-
35 zeichnet. Durch eine zweifache Abstufung der Polymerhöcker PS1 sind eine ringförmige Erhöhung E1 und eine zylinderförmige

ge Erhöhung E10 gebildet. Die zugehörigen ringförmigen Stufen sind mit ST1 bzw. mit ST10 bezeichnet.

Bei der in Figur 5 dargestellten zweiten Variante sind die an ein Substrat S2 integral angeformten Polymerhöcker mit PS2 bezeichnet. Auf einer als Plattform ausgebildeten Stufe ST2 sind insgesamt vier im Abstand zueinander angeordnete zylinderförmige Erhöhungen E2 vorgesehen.

Bei der in Figur 6 dargestellten dritten Variante sind die an ein Substrat S3 integral angeformten Polymerhöcker mit PS3 bezeichnet. Auf einer ebenfalls als Plattform ausgebildeten Stufe ST3 befindet sich hier eine ringförmige Erhöhung E3.

Neben den in den Figuren 1 bis 6 dargestellten leicht kegelförmigen Polymerhöckern können auch andere Querschnittsformen der Polymerhöcker oder der Erhöhungen verwendet werden. Von entscheidender Bedeutung ist jedoch auch hier die Ausbildung mindestens einer Stufe, die ein seitliches Hochziehen des Lotes beim Reflowlöten verhindert.

Patentansprüche

1. Substrat (S; S1; S2; S3) mit mindestens zwei metallisier-
ten Polymerhöckern (PS; PS1; PS2; PS3) für die Lötverbindung
5 mit einer Verdrahtung (V) und mit von den Polymerhöckern (PS;
PS1; PS2; PS3) auf der Unterseite (U) des Substrats (S; S1;
S2; S3) wegführenden Leiterzügen (LZ), wobei die Polymerhö-
cker (PS; PS1; PS2; PS3) mindestens eine Stufe (ST; ST1, ST10;
ST2; ST3) zur Bildung mindestens einer Erhöhung (E; E1; E10;
10 E2; E3) aufweisen.
2. Substrat (S) nach Anspruch gekennzeichnet durch
eine konzentrisch zum Polymerhöcker (PS) angeordnete, zylin-
derförmige Erhöhung (E).
- 15 3. Substrat (S) nach Anspruch 2, dadurch gekenn-
zeichnet, daß die zylinderförmige Erhöhung (E) einen
Durchmesser (d) zwischen 100 μm und 300 μm und eine Höhe (h)
zwischen 25 μm und 250 μm aufweist.
- 20 4. Substrat (S1) nach Anspruch 1, dadurch gekennzeich-
net, daß Polymerhöcker (PS1) mit zwei Erhöhungen (E1; E10)
und zwei Stufen (ST1; ST10) vorgesehen sind.
- 25 5. Substrat (S2) nach Anspruch 1, dadurch gekennzeichnet, daß
Polymerhöcker (PS2) mit mehreren auf einer Stufe (ST2) im Ab-
stand zueinander angeordneten Erhöhungen (E2) vorgesehen
sind.
- 30 6. Substrat (S3) nach Anspruch 1, dadurch gekennzeichnet, daß
Polymerhöcker (PS3) mit auf einer Stufe (ST3) angeordneten,
ringförmigen Erhöhungen (E3) vorgesehen sind.

1/2

FIG 1




FIG 2





FIG 3



This Page Blank (uspto)

2/2

FIG 4




FIG 5





FIG 6



This Page Blank (uspto)

INTERNATIONAL SEARCH REPORT

International Application No.

PCT/DE 00/01497

A. CLASSIFICATION OF SUBJECT MATTER

IPC 7 H01L23/13 H01L23/498 H05K3/34

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC 7 H01L H05K

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

PAJ, WPI Data

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	DE 197 43 767 A (LG SEMICON CO) 2 July 1998 (1998-07-02) column 4, line 39 - line 45; figure 7	1,2
A	US 5 736 790 A (IYOGI ET AL.) 7 April 1998 (1998-04-07) abstract; figures	1,2,5,6
A	PATENT ABSTRACTS OF JAPAN vol. 1998, no. 10, 31 August 1998 (1998-08-31) & JP 10 117065 A (MATSUSHITA ELECTRIC IND CO), 6 May 1998 (1998-05-06) abstract	1,2
	-/-	

☒ Further documents are listed in the continuation of box C.

☒ Patent family members are listed in annex.

* Special categories of cited documents:

- "A" document defining the general state of the art which is not considered to be of particular relevance
- "E" earlier document but published on or after the international filing date
- "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- "O" document referring to an oral disclosure, use, exhibition or other means
- "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.

"&" document member of the same patent family

Date of the actual completion of the international search

9 August 2000

Date of mailing of the international search report

18/08/2000

Name and mailing address of the ISA

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,
Fax: (+31-70) 340-3016

Authorized officer

Mes, L

INTERNATIONAL SEARCH REPORT

Intern: al Application No

PCT/DE 00/01497

C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	<p>PATENT ABSTRACTS OF JAPAN vol. 1998, no. 02, 30 January 1998 (1998-01-30) & JP 09 275106 A (NEC CORP), 21 October 1997 (1997-10-21) abstract</p>	1,2
A	<p>PATENT ABSTRACTS OF JAPAN vol. 1999, no. 01, 29 January 1999 (1999-01-29) & JP 10 270819 A (NGK SPARK PLUG CO), 9 October 1998 (1998-10-09) abstract</p>	1,4
A	<p>PATENT ABSTRACTS OF JAPAN vol. 1997, no. 07, 31 July 1997 (1997-07-31) & JP 09 069401 A (OKI ELECTRIC IND CO), 11 March 1997 (1997-03-11) abstract</p>	1,5
A	<p>WO 96 09646 A (SIEMENS N.V.) 28 March 1996 (1996-03-28) cited in the application abstract; figures</p>	1
A	<p>PATENT ABSTRACTS OF JAPAN vol. 1996, no. 06, 28 June 1996 (1996-06-28) -& JP 08 032183 A (FURUKAWA ELECTRIC CO), 2 February 1996 (1996-02-02) abstract</p>	1

INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No

PCT/DE 00/01497

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
DE 19743767 A	02-07-1998	JP 2986095 B JP 10200005 A	06-12-1999 31-07-1998
US 5736790 A	07-04-1998	JP 9148334 A KR 201036 B	06-06-1997 15-06-1999
JP 10117065 A	06-05-1998	JP 2828069 B	25-11-1998
JP 09275106 A	21-10-1997	NONE	
JP 10270819 A	09-10-1998	NONE	
JP 09069401 A	11-03-1997	NONE	
WO 9609646 A	28-03-1996	AT 194249 T DE 59508519 D EP 0782765 A EP 0971405 A JP 9511873 T US 5929516 A	15-07-2000 03-08-2000 09-07-1997 12-01-2000 25-11-1997 27-07-1999
JP 08032183 A	02-02-1996	NONE	

This Page Blank (uspto)

INTERNATIONALER RECHERCHENBERICHT

Internat. Aktenzeichen

PCT/DE 00/01497

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES
IPK 7 H01L23/13 H01L23/498 H05K3/34

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

B. RECHERCHIERTE GEBIETE

Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole)
IPK 7 H01L H05K

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe)

PAJ, WPI Data

C. ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
A	DE 197 43 767 A (LG SEMICON CO) 2. Juli 1998 (1998-07-02) Spalte 4, Zeile 39 - Zeile 45; Abbildung 7	1,2
A	US 5 736 790 A (IYOGI ET AL.) 7. April 1998 (1998-04-07) Zusammenfassung; Abbildungen	1,2,5,6
A	PATENT ABSTRACTS OF JAPAN vol. 1998, no. 10, 31. August 1998 (1998-08-31) & JP 10 117065 A (MATSUSHITA ELECTRIC IND CO), 6. Mai 1998 (1998-05-06) Zusammenfassung	1,2

	---/---	

☒ Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen

☒ Siehe Anhang Patentfamilie

* Besondere Kategorien von angegebenen Veröffentlichungen :

"A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist

"E" älteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist

"L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)

"O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht

"P" Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist

"T" Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist

"X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden

"Y" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren anderen Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist

"&" Veröffentlichung, die Mitglied derselben Patentfamilie ist

Datum des Abschlusses der internationalen Recherche

9. August 2000

Absendedatum des internationalen Recherchenberichts

18/08/2000

Name und Postanschrift der Internationalen Recherchenbehörde
Europäisches Patentamt, P.B. 5818 Patentlaan 2
NL - 2280 HV, Rijswijk
Tel. (+31-70) 340-2040, Tx: 31 651 epo nl,
Fax: (+31-70) 340-3018

Bevollmächtigter Bediensteter

Mes, L

C.(Fortsetzung) ALS WESENTLICH ANGESEHENE UNTERLAGEN

Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
A	PATENT ABSTRACTS OF JAPAN vol. 1998, no. 02, 30. Januar 1998 (1998-01-30) & JP 09 275106 A (NEC CORP), 21. Oktober 1997 (1997-10-21) Zusammenfassung ----	1,2
A	PATENT ABSTRACTS OF JAPAN vol. 1999, no. 01, 29. Januar 1999 (1999-01-29) & JP 10 270819 A (NGK SPARK PLUG CO), 9. Oktober 1998 (1998-10-09) Zusammenfassung ----	1,4
A	PATENT ABSTRACTS OF JAPAN vol. 1997, no. 07, 31. Juli 1997 (1997-07-31) & JP 09 069401 A (OKI ELECTRIC IND CO), 11. März 1997 (1997-03-11) Zusammenfassung ----	1,5
A	WO 96 09646 A (SIEMENS N.V.) 28. März 1996 (1996-03-28) in der Anmeldung erwähnt Zusammenfassung; Abbildungen ----	1
A	PATENT ABSTRACTS OF JAPAN vol. 1996, no. 06, 28. Juni 1996 (1996-06-28) -& JP 08 032183 A (FURUKAWA ELECTRIC CO), 2. Februar 1996 (1996-02-02) Zusammenfassung -----	1

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internat. Aktenzeichen

PCT/DE 00/01497

Im Recherchenbericht angeführtes Patentedokument	Datum der Veröffentlichung	Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
DE 19743767 A	02-07-1998	JP 2986095 B JP 10200005 A	06-12-1999 31-07-1998
US 5736790 A	07-04-1998	JP 9148334 A KR 201036 B	06-06-1997 15-06-1999
JP 10117065 A	06-05-1998	JP 2828069 B	25-11-1998
JP 09275106 A	21-10-1997	KEINE	
JP 10270819 A	09-10-1998	KEINE	
JP 09069401 A	11-03-1997	KEINE	
WO 9609646 A	28-03-1996	AT 194249 T DE 59508519 D EP 0782765 A EP 0971405 A JP 9511873 T US 5929516 A	15-07-2000 03-08-2000 09-07-1997 12-01-2000 25-11-1997 27-07-1999
JP 08032183 A	02-02-1996	KEINE	

This Page Blank (uspto)